

Cognome e Nome	
Matricola	
Data	19 Settembre 2005

Prova Scritta di Complementi di Elettronica II


19 Settembre 2005

Si assuma per tutti i transistori $L=L_{MIN}$. Si riportino negli spazi bianchi all'interno del testo l'espressione analitica ed il valore numerico dei risultati.

In figura si mostra un circuito in cui tutti i gate sono realizzati in tecnologia Fully CMOS e sono dimensionati in modo da avere tempi di salita e discesa uguali.

Della tecnologia in questione è noto il ritardo di riferimento per la metodologia del Logical Effort $\tau = 14ps$, $\beta'_n=350\mu A/V^2$, $\beta'_p=200\mu A/V^2$, la capacità dell'ossido di *gate* dei MOSFET $C_{ox}=14fF/\mu m^2$ e la lunghezza efficace minima $L_{MIN}=0.25\mu m$. Inoltre la capacità per unità di area delle giunzioni di *source* e *drain* vale $C_{j0}=9fF/\mu m^2$, mentre la lunghezza delle regioni di diffusione è $L_{SD}=2L_{MIN}$.

In figura sono indicati i dimensionamenti S_n degli *n*-MOSFET del *gate* NOR e NAND, mentre S_{exor} indica il dimensionamento *non noto* del *gate* EXOR. Anche il valore numerico delle capacità di carico C_L e C_{L1} è indicato in figura.



- 1) (8 Punti). Si calcoli il *parasitic effort* p_{inv} dell'invertitore ed il *logical effort* e *parasitic effort* dei tre *gate* nel circuito.

2) (10 Punti). Si scriva l'espressione del ritardo (in unità di τ) dall'ingresso IN all'uscita Out in funzione della capacità di ingresso *incognita* C_{exor} del *gate* EXOR. Si calcoli quindi il valore di S_{exor} che minimizza il ritardo.

3) (6 Punti). Si calcoli il valore numerico del ritardo ottenuto dalla ottimizzazione del punto precedente. Si determini quindi il *branching effort* b_X al nodo X .